طراحی یک مدار نمونه بردار و نگه دار با دقت 12-bit جهت نرخ داده 200ms/s

نویسندگان

حمید محمودیان

مهدی دولتشاهی

چکیده

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاصیت خطی استفاده گردیده است. عملکرد مدار پیشنهادی توسط نرم افزار hspice با استفاده از تکنولوژی cmos-0.35um مورد شبیه سازی قرار گرفته است که نتایج شبیه سازی، عملکرد مناسب مدار را جهت نرخ داده 200ms/s با دقت 12 بیت در خروجی تصدیق می کند.

برای دانلود باید عضویت طلایی داشته باشید

برای دانلود متن کامل این مقاله و بیش از 32 میلیون مقاله دیگر ابتدا ثبت نام کنید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی یک مدار نمونه بردار و نگه دار با دقت ۱۲-bit جهت نرخ داده ۲۰۰ms/s

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاص...

متن کامل

طراحی یک مدار نمونه‌بردار و نگه‌دار با دقت 12-Bit جهت نرخ داده 200MS/s

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 Ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاص...

متن کامل

طراحی یک مدار نمونه‌بردار و نگه‌دار با دقت 12-Bit جهت نرخ داده 200MS/s

در این مقاله، یک مدار نمونه بردار و نگه دار تمام تفاضلی با دقت 12 بیت برای نرخ داده  200 Ms/sارائه گردیده است. در مدار پیشنهادی این مقاله به منظور افزایش خاصیت خطی و همچنین افزایش میزان ولتاژ عملکرد، ازسوئیچ های بوت استرپ جهت نمونه برداری از سیگنال ورودی استفاده گردیده است. همچنین به منظور جلوگیری از اثر بارگذاری طبقات بعدی بر روی مدار پیشنهادی از یک بافر خروجی با بهره قابل تنظیم جهت افزایش خاص...

متن کامل

طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگه‌دار جدید با دقت 12 بیت و نرخ نمونه‌برداری یک GS/s با استفاده از تکنیک نمونه‌برداری دوگانه

در این مقاله، یک مدار جدید نمونه‌بردار و نگه‌دار Sample and Hold (S&H) با دقت 12-bit و نرخ نمونه‌برداری 1 GS/s با استفاده از تکنیک نمونه‌برداری دوگانه پیشنهاد شده است. تکنیک نمونه‌برداری دوگانه این امکان را فراهم آورده است که مدار همیشه در فاز نگه‌داری عمل نماید که خود منجر به افزایش سرعت کل سیستم در مبدل‌های داده می‌شود. به‌منظور کاهش خطاهای ناشی از غیرخطی بودن سوئیچ‌های ورودی، از سوئیچ‌های ان...

متن کامل

طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگه‌دار جدید با دقت 12 بیت و نرخ نمونه‌برداری یک GS/s با استفاده از تکنیک نمونه‌برداری دوگانه

در این مقاله، یک مدار جدید نمونه‌بردار و نگه‌دار Sample and Hold (S&H) با دقت 12-bit و نرخ نمونه‌برداری 1 GS/s با استفاده از تکنیک نمونه‌برداری دوگانه پیشنهاد شده است. تکنیک نمونه‌برداری دوگانه این امکان را فراهم آورده است که مدار همیشه در فاز نگه‌داری عمل نماید که خود منجر به افزایش سرعت کل سیستم در مبدل‌های داده می‌شود. به‌منظور کاهش خطاهای ناشی از غیرخطی بودن سوئیچ‌های ورودی، از سوئیچ‌های ان...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید


عنوان ژورنال:
روش های هوشمند در صنعت برق

ناشر: دانشگاه آزاد اسلامی واحد نجف آباد

ISSN 2322-3871

دوره 5

شماره 18 2014

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023